# SEMICONDUCTOR PACKAGE

Patent Number:

JP9293802

Publication date:

1997-11-11

Inventor(s):

KIMURA KAZUO;; MONMA JUN;; YANO KEIICHI;; ASAI HIRONORI

Applicant(s):

**TOSHIBA CORP** 

Requested Patent:

₩ JP9293802

Application Number: JP19960107590 19960426

Priority Number(s):

IPC Classification:

H01L23/12; H01L25/04; H01L25/18

EC Classification:


Equivalents:

## **Abstract**

PROBLEM TO BE SOLVED: To provide a semiconductor package capable of suppressing semiconductor elements from malfunctioning due to the thermal influence, by preventing the heat transfer between the adjacent semiconductor elements.

SOLUTION: A semiconductor package 1a mounting semiconductor elements 2a, 2b having different output powers on a ceramic substrate 3a has a heat sink 4 for blocking the heat transfer between the adjacent semiconductor elements 2a, 2b. This heat sink 4 is a groove 5 formed into the ceramic substrate 3a or porous layer having a porosity of 5% or more.

Data supplied from the esp@cenet database - I2



(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-293802

(43)公開日 平成9年(1997)11月11日


|          | 23/12<br>25/04<br>25/18 | 14           | 庁内整理番号 | FI<br>H01L 23/12<br>25/04 |          |  | 技術表示箇所<br>F<br>Z |         |    |
|----------|-------------------------|--------------|--------|---------------------------|----------|--|------------------|---------|----|
|          |                         |              |        | 審査請                       | 求 未請求    | 求 請求項の数 5                              | OL               | (全 6 頁) | )  |
| (21)出願番号 |                         | 特願平8-107590  |        | (71)出顧。                   | 株式会      | <b>社東芝</b>                             |                  |         | _  |
| (22)出願日  |                         | 平成8年(1996)4月 | ₹26日   | (72)発明                    | 者 木村 神奈川 | 川県川崎市幸区堀<br>和生<br>川県横浜市鶴見区<br>東芝京浜事業所内 |                  |         | C  |
|          |                         |              |        | (72)発明                    | 神奈儿      | 旬<br>川県横浜市鶴見区<br>東芝京浜事業所内              | 未広町 2            | :の4 株式  | Ċ  |
|          |                         |              |        | (72)発明                    |          | 圭一<br>  県横浜市鶴見区                        | 未広町 2            | の4 株式   | Į. |

# (54) 【発明の名称】 半導体パッケージ

## (57)【要約】

【課題】隣接する半導体素子間における熱移動を防止 し、熱影響による半導体素子の誤動作を抑止することが 可能な半導体パッケージを提供する。

【解決手段】セラミックス基板3aに出力が異なる複数の半導体素子2a,2bを搭載した半導体パッケージ1aにおいて、隣接する半導体素子2a,2b間の熱移動を阻止する熱遮断部4をセラミックス基板3aに形成したことを特徴とする。上記熱遮断部4はセラミックス基板3aに形成された溝5または空孔率5%以上の多孔質層である。



会社東芝京浜事業所内 (74)代理人 弁理士 波多野 久 (外1名)

最終頁に続く

## 【特許請求の範囲】

【請求項1】 セラミックス基板に出力が異なる複数の 半導体素子を搭載した半導体パッケージにおいて、隣接 する半導体素子間の熱移動を阻止する熱遮断部をセラミ ックス基板に形成したことを特徴とする半導体パッケー ジ。

【請求項2】 熱遮断部はセラミックス基板に形成された溝であることを特徴とする請求項1記載の半導体パッケージ。

【請求項3】 熱遮断部は、セラミックス基板に一体に 形成された空孔率5%以上の多孔質層であることを特徴 とする請求項1記載の半導体パッケージ。

【請求項4】 多孔質層は、相対的に低出力である半導体素子の搭載部に形成したことを特徴とする請求項3記載の半導体パッケージ。

【請求項5】 セラミックス基板が窒化アルミニウム焼結体から成る一方、熱遮断部が空孔率5%以上の多孔質窒化アルミニウム焼結体から成ることを特徴とする請求項1記載の半導体パッケージ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は複数の半導体素子を 搭載した半導体パッケージに係り、特に隣接する半導体 素子間における熱移動を防止し、熱影響による半導体素 子の誤動作を抑止することが可能な半導体パッケージに 関する。

## [0002]

【従来の技術】半導体素子(チップ)は、外部環境からの保護やハンドリング性の向上等を目的として、通常、パッケージングして用いられている。上記半導体素子のパッケージとしては、一般に、プラスチックパッケージ、メタルパッケージ、セラミックスパッケージが使用されている。これらの半導体パッケージのうち、特にセラミックス製半導体パッケージは、LSIを気密封止する際の信頼性が高く、優れた耐湿性や放熱性を有するため、コンピュータの演算部に用いるCMOSゲートアレイやECLゲートアレイ等のパッケージングに使用されている。

【0003】また、電気的特性を改善し、また基板実装の簡便化を図る観点から、図4に示すように複数個の半導体素子2,2a,2bを共通したひとつのセラミックス基板3から成るパッケージに収容した、いわゆるマルチ・チップ・モジュール(MCM)型の半導体パッケージ1も各種半導体装置やコンピュータ等の電子機器に広く採用されている。

【0004】ところで、近年、半導体製造技術の進歩によって、半導体素子の高集積化や高速化が急速に進んでいる。また、パワートランジスタに見られるように、大電力化も一部で進められている。このような半導体素子の高集積化や大電力化等に伴って、半導体素子からの発

熱量は増大しているため、半導体パッケージには放熱性 を高めることが強く望まれている。

【0005】上記MCM型の半導体パッケージにおいても、一般の半導体パッケージと同様に各種の放熱対策が講じられている。特に中央演算処理装置(CPU)など、消費電力が大きい半導体素子を収容する半導体パッケージにおいては、放熱性を向上させるために、必要に応じて金属製の放熱フィン(ヒートシンク)をパッケージ本体となるセラミックス基板に接合したり、基板材料として高熱伝導性材料を使用する工夫がなされている。【0006】

【発明が解決しようとする課題】しかしながら、消費電力が大きい高出力の半導体素子と相対的に低出力の半導体素子とを同一のセラミックス基板上に搭載して形成した半導体パッケージにおいては、高出力側の半導体素子方向に伝達されて熱影響を及ぼす問題点があった。例えば、性能向上を目的として、CPUを発生した熱がRAMに伝達され、RAMの動作不良を起こす原因となっていた。 【0007】一方、放熱フィン(ヒートシンク)をパッケージ本体に一体に接合する場合には、製造コストが大幅に上昇したり、またヒートシンク材とパッケージ構成せたの対象表表により表現した。

ケージ本体に一体に接合する場合には、製造コストが大幅に上昇したり、またヒートシンク材とパッケージ構成材との熱膨張差により熱ひずみや剥離を生じ易くなり、いずれにしても半導体パッケージの信頼性および耐久性を低下させるという問題点があった。

【0008】さらにパッケージ本体となるセラミックス基板構成材として、例えば窒化アルミニウム(AIN) 焼結体を使用した場合には、パッケージ全体としての放熱性が大幅に向上するが、半導体素子間の熱伝達量も同時に増大するため、熱を受ける側の半導体素子の動作で増大する懸念は却って増大することになる。上記問は、入出力端子としてリードピンを用いたPGA(ボールグリッドアレイ)、リードフレームを用いたQFP(クァドフラッドパッケージ)などの種々の構造形を有する半導体パッケージについて同様に発生していた。【0009】本発明は上記問題点を解決するためになきれたものであり、隣接する半導体素子間における熱移動を防止し、熱影響による半導体素子の誤動作を抑止することが可能な半導体パッケージを提供することを目的と

#### [0010]

する。

【課題を解決するための手段】本発明者は上記目的を達成するため本発明者らは、出力特性や放熱対策の必要性が異なる複数の半導体素子を収容するパッケージにおいて、半導体素子間の熱伝達を抑止できる半導体パッケージの構造および材質を種々検討し、それらが半導体素子の動作信頼性およびパッケージの放熱性に及ぼす影響を

実験により比較研究した。

【0011】その結果、下記のような構造を採用することにより、半導体素子間における熱の隔離性と放熱性とを共に満足する半導体パッケージが得られた。すなわち(1)半導体素子間のセラミックス基板に所定形状の溝を形成して、基板の厚さを部分的に減少せしめて熱伝達経路を狭くすることとにより、熱影響を減少させることができた。

(2) 半導体素子間のセラミックス基板に、空孔率 5%以上の多孔質層を設け、熱伝導率が相対的に低い領域を部分的に形成することにより、熱伝達量を減少させることができた。

(3) 熱的な隔離が必要であり、かつ半導体素子自身の 放熱を殆ど考慮する必要がない場合には、その半導体素 子を搭載するセラミックス基板の箇所(ダイパッド)の みについて、多孔質層としその熱伝導率を他の領域と比 較して相対的に低下させることにより、他の半導体素子 からの発熱の影響を小さくすることができた。

【0012】本発明は上記知見に基づいて完成されたものである。すなわち、本発明に係る半導体パッケージは、セラミックス基板に出力が異なる複数の半導体素子を搭載した半導体パッケージにおいて、隣接する半導体素子間の熱移動を阻止する熱遮断部をセラミックス基板に形成したことを特徴とする。また上記熱遮断部はセラミックス基板に形成された溝であることを特徴とする。さらに上記熱遮断部は、セラミックス基板に一体に形成された空孔率5%以上の多孔質層で構成してもよい。

【0013】また多孔質層は、相対的に低出力である半導体素子の搭載部に形成するとよい。さらにセラミックス基板が窒化アルミニウム焼結体から成る一方、熱遮断部が空孔率5%以上の多孔質窒化アルミニウム焼結体から構成するとよい。

【 O O 1 4】ここでセラミックス基板としては、窒化アルミニウム(A I N)、窒化けい素(S i 3 N4 )、酸化アルミニウム(A I 2 O 3 )などの各種窒化物系セラミックス焼結体や酸化物系セラミックス焼結体から成る基板を使用することができるが、特に放熱性を向上させる観点から、熱伝導率が高い窒化アルミニウム(A I N)焼結体から成る基板を使用することが好ましい。

【0015】また熱遮断部としての溝は、セラミックス基板における熱伝達経路を狭くするために形成される。溝の幅および深さは、セラミックス基板の熱さや強度によっても異なるが、基板の構造強度を大きく損わない範囲において、幅は隣接する半導体素子との間隔の5~80%の範囲、深さは基板厚さの5~70%の範囲で形成するとよい。

【0016】さらに熱遮断部としての多孔質層は、セラミックス基板において緻密な領域と比較して熱伝導率が相対的に低い領域を形成するために、セラミックス基板と一体的に形成される。多孔質層の空孔率はその熱伝導

率に大きな影響を及ぼす。本願発明において半導体素子間の熱伝達を効果的に防止するためには、緻密な領域と比較して80%以下の熱伝導率を有する多孔質層を形成する必要がある。そのためには、多孔質層の空孔率は5 vol. %以上、好ましくは10 vol. %以上とすることが必要である。

【〇〇17】上記のような多孔質層を形成したセラミックス基板は、その成形体を焼成する際の雰囲気条件を局所的に変えることにより製造でき、緻密なセラミックス 焼結体から成る本体部分に部分的に多孔質層を一体に形成したセラミックス基板が得られる。具体的には、焼成時に還元性ガスを放出するカーボン成分などを含有する ペーストを成形体の所定位置に塗布したり、カーボン成分などを含有する治具を成形体の所定位置に載置した状態で焼成することにより、焼成工程初期において還元性ガス(C)が焼結助剤を還元するため、実質的に焼結助剤が作用しない部位が生じ、多孔質層が形成される。

【0018】次に上記多孔質層を形成した基板であり、 セラミックスとして窒化アルミニウム (AIN) を使用 した場合におけるセラミックス基板を製造する方法につ いて、以下に具体的に説明する。

【0019】一般に窒化アルミニウム焼結体は、窒化アルミニウム原料粉末に対して1~7重量%のY2 O3 などの焼結助剤を添加して調製した原料混合体を成形し、得られた成形体を還元雰囲気中で1700~2000℃の温度で3~100時間焼成して製造される。

【0020】上記窒化アルミニウム原料粉末としては、焼結性および熱伝導性を考慮して不純物酸素含有量が3重量%以下に抑制され、かつ平均粒径が0.05~5μm、好ましくは3μm以下のAIN原料粉末を使用する。

【0021】従来、熱伝導率が260W/m・K程度の高熱伝導性AIN焼結体を製造する場合には、焼成用カーボン容器から発生するカーボンガスを含む還元雰囲気が成形体全体に及ぶように充分な空間をカーボン容器内に確保して焼成した。しかるに本発明で使用する多孔質層付きのAIN焼結体では、上記従来法とは逆に成形体の特定表面をカーボン容器の内壁に接近させたり、または焼成時に還元性ガスを放出するカーボンなどの還元物質を含有するペーストを成形体表面に部分的に塗布したり、あるいは上記還元物質を含有する治具を成形体上に部分的に載置したりすることにより、カーボンガス等の還元作用をより強く受ける焼結体部位を設定し、この部位に部分的に多孔質AIN層を形成するものである。

【0022】窒化アルミニウム原料粉末に添加されたY203などの焼結助剤はAIN結晶粒の緻密化に大きく影響し、焼結助剤が少ない場合には、焼結体の緻密化が阻害されることになる。しかるに本願発明で使用するセラミックス基板の焼成方法において、AIN成形体を焼成用カーボン容器の内壁に接近させることにより、また

は還元物質を含有するペーストや治具を成形体に塗布または載置したりすることにより、焼成初期において成形体表面に存在する焼結助剤としてのY2 O3 がカーボス等によって還元され、同時に雰囲気中の窒素ガスによって窒化されて窒化イットリウム(YN)となる。まり、カーボン容器内壁に接近したAIN成形体の表部分のみ、またはペーストを塗布した部分、治具を強力した部分のみにおいて焼結助剤が欠乏状態となり、焼ておいても緻密化しない。一方、AIN成形体図したおいても緻密化しない。一方、AIN成形体図した部分の焼結が進行し、さらに焼結体の緻密化お鉄の上記以外の筋結が進行し、さらに焼結体の緻密化および高純度化が進行する。このようにして表面だけに緻密化が進行しない多孔質窒化アルミニウム焼結体が層状に形成される・N焼結体本体が形成される。

【OO23】こうして形成された多孔質AIN焼結体層は、内部のAIN焼結体と比較して相対的に熱伝導率および密度が低いなどの特徴を有する。

【0024】上記多孔質層は、(1)隣接する半導体素子間のセラミックス基板表面部に形成したり、(2)特に熱的な隔離を必要とする半導体素子であり、その素子自身が低出力で、その放熱を殆ど考慮する必要がない場合においては、その半導体素子を搭載するセラミックス基板のダイパッド部分のみに形成される。

【0025】また上記多孔質 AIN層の相対密度は、熱の隔離性に影響を与える。多孔質 AIN 層の相対密度が 90%を超えると、熱の隔離性が低下するため、多孔質 AIN 層の相対密度は 90% 以下に設定される。さらに 多孔質 AIN 層の厚さは  $20\sim1000$   $\mu$  mの範囲に設定される。この厚さが  $20\mu$  m未満の場合には、熱遮断効果が少ない一方、厚さが 1000  $\mu$  mを超えると、 AIN 機結体全体の構造強度が低下し、さらに AIN 本来の高熱伝導性が損われる。

【0026】また表層部の多孔質AIN層以外の部分、すなわち内部のAIN焼結体本体の相対密度は、半導体パッケージ全体の構造強度を保持させるために90%以上、好ましくは93%以上とする。

【OO27】上記所定厚さの多孔質AIN層を形成するためには、焼成時におけるAIN成形体とカーボン製焼成容器の内壁との距離を3~20mmに設定して焼成を行なう。

【0028】なお、多孔質AIN層を形成する方法として、上記製法では、出発素体としてAIN成形体を使用しているが、一旦通常の焼結法によって製造したAIN焼結体を、カーボン製焼成容器内に収容し、AIN焼結体とカーボン容器の内壁との間隔を上記範囲に設定して焼成することにより形成する方法、または還元物質を含有するペーストや治具を焼結体に塗布または載置した後に、再度焼成して形成する方法も使用できる。

【0029】上記構成に係る半導体パッケージによれ

ば、出力特性が異なる複数の半導体素子を搭載し、隣接する半導体素子間に、溝または多孔質層から成る熱遮断部が形成されているため、一方の半導体素子において発生した熱が他方の素子へ伝達されることが効果的に抑止される。したがって、熱影響による半導体素子の動作不良や誤動作が少なく、信頼性が高い半導体パッケージが得られる。

#### [0030]

【発明の実施の形態】以下本発明の実施例について添付 図面を参照してより具体的に説明する。

### 【0031】 実施例1

O. 7重量%の不純物酸素を含有する平均粒径 1.  $0\mu$  mの窒化アルミニウム原料粉末に焼結助剤としての酸化イットリウム(Y2 O3 )を5重量%添加し、さらにバインダーを加えて混合後、ドクターブレード法によってシート成形した。得られたシート状成形体にビアホールを形成すると共に、ビアホールへのWペーストの充填およびWペーストによる配線印刷を行った。この印刷されたシート状成形体を複数層熱圧着して積層し、焼成後に30×60mmとなるように切断した後、脱脂処理を行った。そして、窒素ガス雰囲気中で温度1800°で4時間加熱焼成することにより、縦30mm×60mm×厚さ5mmの実施例1用の窒化アルミニウム製同時焼成配線基板3aを作製した。

【0032】図1に示すように、このセラミックス基板3aの所定の位置に研削加工により、熱遮断部4としての溝5を縦30mm×横5mm×厚さ2mmの寸法で設けた。そして上記溝5を挟んだセラミックス基板3aの各表面部に半導体素子2としてのCPU2aとRAM2bとをそれぞれ搭載して図1に示すような構造を有する実施例1に係る半導体パッケージ1aを調製した。

【0033】そして溝5を形成した実施例1に係る半導体パッケージ1aおよび図4に示すような溝を形成せず実施例と同一寸法を有する比較例の半導体パッケージ1のCPU2aとRAM2bとを動作させて、各半導体素子2の表面温度を測定した。その結果、実施例1の半導体パッケージ1aにおいては、CPU2aで発生した熱のRAM2b側への移動伝達が溝5によって抑止されるため、RAM2bの表面温度は比較例の場合と比較して3~10℃低下しており、効果的な熱的隔離が達成されることが判明した。この実施例の場合、予め最表層に用いるシート状成形体に溝を設けておき、切削加工の必要をなくしたAIN基板でも同様の効果が得られている。

### 【0034】<u>実施例2</u>

実施例1において形成した熱遮断部としての溝に代えて、図2に示すように、熱遮断部4としての多孔質窒化アルミニウム(AIN)層6bを形成したAIN基板3bを使用した点以外は、実施例1と同様に処理して実施例2に係る半導体パッケージ1bを製造した。

【0035】上記多孔質AIN層6bを形成したAIN

基板3bは以下の手順で調製した。すなわち、0.7重 量%の不純物酸素を含有する平均粒径1. 0μmの窒化 アルミニウム原料粉末に焼結助剤としての酸化イットリ ウム (Y2 O3 ) を5重量%添加し、さらにパインダー を加えて混合後、ドクターブレード法によってシート成 形した。得られたシート状成形体にビアホールを形成す ると共に、ビアホールへのWペーストの充填およびWペ 一ストによる配線印刷を行った。このとき最表層となる シートにカーボン(グラファイト)ペーストをスクリー ン印刷して、所定の箇所に帯状のペースト層を形成し た。この印刷されたシート状成形体を複数層熱圧着して 積層し、焼成後に30×60mmとなるように切断した 後、脱脂処理を行った。そして、窒素ガス雰囲気中で温 度1800°で4時間加熱焼成することにより、縦30 mm×60mm×厚さ5mmの実施例2用の窒化アルミニウム 製同時焼成配線基板3bを作製した。

【0036】上記実施例2用のAIN基板3bにおいては、図2に示すようにカーボンペーストを印刷した形状に対応して厚さ $300\mu$ mの帯状の多孔質AIN層6bが熱遮断部4として形成される一方、印刷を行なわない部位においては、通常の高密度で高熱伝導率の窒化アルミニウム焼結体の性状を呈していた。

【0037】上記帯状の多孔質AIN層6bを挟んだセラミックス基板2bの各表面部に半導体素子2としてのCPU2aとRAM2bとをそれぞれ搭載して図2に示すような構造を有する実施例2に係る半導体パッケージ1bを調製した。

【0038】そして実施例2に係る半導体パッケージ1bのCPU2aとRAM2bとを動作させて、各半導体素子2の表面温度を測定した。その結果、実施例2の半導体パッケージ1bにおいては、CPU2aで発生した熱のRAM2b側への移動伝達が多孔質AIN層6bによって抑止されるため、RAM2bの表面温度は、図4に示す比較例の場合と比較して2~7℃低下しており、効果的な熱的隔離が達成されることが判明した。

## 【0039】実施例3

実施例1において形成した熱遮断部としての溝に代えて、図3に示すように、熱遮断部4としての多孔質窒化アルミニウム(AIN)層6cをRAM2bの搭載部に形成したAIN基板3cを使用した点以外は、実施例1と同様に処理して実施例3に係る半導体パッケージ1cを製造した。

【0040】上記多孔質AIN層6cを形成したAIN基板3cは以下の手順で調製した。すなわち、0.7重量%の不純物酸素を含有する平均粒径1.0μmの窒化アルミニウム原料粉末に焼結助剤としての酸化イットリウム(Y2O3)を5重量%添加し、さらにパインダーを加えて混合後、ドクターブレード法によってシート成形した。得られたシート状成形体にピアホールを形成すると共に、ピアホールへのWペーストの充填およびWペ

ーストによる配線印刷を行った。この印刷されたシート 状成形体を複数層熱圧着して積層し、焼成後に30×6 Ommとなるように切断した後、脱脂処理を行った。そし て、RAMよりひと回り大きい形状のカーボン製治具を 所定の箇所に載置し、窒素ガス雰囲気中で温度1800 。で4時間加熱焼成することにより、縦30mm×60mm ×厚さ5mmの実施例3用の窒化アルミニウム製同時焼成 配線基板3cを作製した。

【0041】上記実施例3用のAIN基板においては、 図3に示すようにRAMのダイパッド部に載置した治具 の形状に対応して平面形状の多孔質AIN層6cが形成 される一方、治具を載置しない部位においては、通常の 高密度で高熱伝導率の窒化アルミニウム焼結体の性状を 呈していた。

【0042】そして、上記ダイパッド部に形成した多孔 質AIN層6cの表面にRAM2bを搭載する一方、通 常の緻密度を有するAIN基板3cの表面に、CPU2 aを搭載することにより、図3に示すような構造を有す る実施例3に係る半導体パッケージ1cを調製した。

【0043】上記実施例3の半導体パッケージ1cについても同様にCPU2aおよびRAM2bを動作させて、各半導体素子2の表面温度の変化を測定した。その結果、実施例3においては、CPU2aと比較して相対的に低出力であるRAM2bへの熱移動が、RAM2bのダイパッド部に形成された多孔質AIN層6cによって効果的に阻止されるため、RAM2bの表面温度は図4に示す比較例の場合と比較して3~12℃低下しており、熱の隔離効果が高いことが判明した。

【0044】以上の実施例では、セラミックス基板として窒化アルミニウム(AIN)基板を使用した例で示しているが、その他にも、アルミナ(AI2 O3)基板や窒化けい素(Si3 N4)基板を使用した場合においても同様な効果が得られた。

【0045】また各実施例のような複数の半導体素子を搭載した半導体パッケージの構造は、入出力端子としてリードピンを用いたPGA(ピングリッドアレイ)、半田ボールを用いたBGA(ボールグリッドアレイ)、リードフレームを用いたQFP(クァドフラッドパッケージ)などの種々の構造形態を有する半導体パッケージに同様に適用することができる。

## .[0046]

【発明の効果】以上説明の通り本発明に係る半導体パッケージによれば、出力特性が異なる複数の半導体素子を搭載し、隣接する半導体素子間に、溝または多孔質層から成る熱遮断部が形成されているため、一方の半導体素子において発生した熱が他方の素子へ伝達されることが効果的に抑止される。したがって、熱影響による半導体素子の動作不良や誤動作が少なく、信頼性が高い半導体パッケージが得られる。

### 【図面の簡単な説明】

【図1】本発明に係る半導体パッケージの一実施例を示す斜視図。


【図2】本発明に係る半導体パッケージの他の実施例を 示す斜視図。

【図3】本発明に係る半導体パッケージのその他の実施 例を示す斜視図。


【図4】従来の半導体パッケージの構成例を示す斜視図。

【符号の説明】

【図1】




[図3]




- 1, 1a, 1b, 1c 半導体パッケージ
- 2 半導体素子 (チップ)
- 2a CPU
- 2b RAM
- 3, 3 a, 3 b, 3 c セラミックス基板 (A | N基板)
- 4 熱遮断部
- 5 溝
- 6b, 6c 多孔質層 (多孔質AIN層)

【図2】



【図4】



# フロントページの続き

# (72) 発明者 浅井 博紀

神奈川県横浜市鶴見区末広町2の4 株式 会社東芝京浜事業所内